用于 FPGA 设计的硬件描述语言

用于 FPGA 设计的硬件描述语言

Q: 我什么时候能看到讲座和作业？

要获取课程资料、作业和证书，您需要在注册课程时购买证书体验。 您可以尝试免费试听，或申请资助。课程可能提供 "完整课程，无证书"。通过该选项，您可以查看所有课程资料，提交必要的评估，并获得最终成绩。这也意味着您无法购买证书体验。

本课程是嵌入式系统的 FPGA 设计专项课程的一部分

位教师：Timothy Scherr

42,937 人已注册

包含在 Coursera Plus 中

了解更多

4个模块

深入了解一个主题并学习基础知识。

4.4

（609 条评论）

中级等级

需要一些相关经验

灵活的计划

4 周在 10 小时一周

自行安排学习进度

80%

大多数学生喜欢此课程

4个模块

深入了解一个主题并学习基础知识。

4.4

（609 条评论）

中级等级

需要一些相关经验

灵活的计划

4 周在 10 小时一周

自行安排学习进度

80%

大多数学生喜欢此课程

您将学到什么

解释 HDL 在 FPGA 和 ASIC 设计输入和验证中的作用
利用 HDL 软件工具进行 FPGA 开发

您将获得的技能

要了解的详细信息

可分享的证书

添加到您的领英档案

作业

1 个测验，5 项作业

授课语言：英语（English）

了解顶级公司的员工如何掌握热门技能

了解关于 Coursera for Business 的更多信息

Petrobras, TATA, Danone, Capgemini, P&G 和 L'Oreal 的徽标

积累特定领域的专业知识

本课程是嵌入式系统的 FPGA 设计专项课程专项课程的一部分

在注册此课程时，您还会同时注册此专项课程。

向行业专家学习新概念
获得对主题或工具的基础理解
通过实践项目培养工作相关技能
获得可共享的职业证书

该课程共有4个模块

本课程也可作为 ECEA 5361 的学分，是 CU Boulder 电气工程理学硕士学位课程的一部分。逻辑设计硬件描述语言使学生能够使用 VHDL 和 Verilog（FPGA 设计中最常用的设计方法）设计电路。它采用自然学习过程，使语言学习变得简单。首先介绍简单的示例，然后介绍语言规则和语法，接着介绍更复杂的示例，最后使用测试台模拟来验证设计的正确性。讲课内容通过许多编程例题得到强化，从而掌握语言技能。学完这门课程后，每个学生都将基本熟练掌握这两种语言，更重要的是，他们将掌握足够的知识，能够继续自学并获得 Verilog 和 VHDL 的专业知识。

本模块介绍用于逻辑设计的 VHDL 语言的基础知识。它介绍了如何使用 VHDL 作为 FPGA 和 ASIC 逻辑设计的设计入门方法。为了提供背景信息，本课介绍了 VHDL 在 FPGA 设计流程中的应用。然后用一个简单的例子（4 位比较器）作为该语言的第一个短语。此外，还解释了 VHDL 规则和语法，以及语句、标识符和关键字。最后，使用仿真软件工具 ModelSim 演示仿真作为测试 VHDL 电路设计的一种手段。编程作业用于开发技能和巩固所介绍的概念。

涵盖的内容

10个视频4篇阅读材料2个作业4个编程作业1个讨论话题

10个视频总计48分钟

FPGA 设计硬件描述语言简介4分钟
为什么要学习 VHDL？1分钟
FPGA 设计流程3分钟
VHDL 入门：有限状态机3分钟
如何说 VHDL，第一句话6分钟
VHDL 赋值、运算符、类型3分钟
VHDL 规则和语法，接口端口3分钟
ModelSim 中的 VHDL：下载和安装3分钟
ModelSim 中的 VHDL：添加到您的工具包6分钟
提交 VHDL 编程作业11分钟

4篇阅读材料总计150分钟

非学分制学生：欢迎和帮助10分钟
FPGA 设计硬件描述语言评估策略10分钟
课程 2-001：第 1 周阅读120分钟
第 1 周编程作业文件10分钟

2个作业总计60分钟

VHDL 查找代码错误30分钟
第 1 单元测验30分钟

4个编程作业总计240分钟

VHDL 2 位比较器60分钟
VHDL 更正错误60分钟
VHDL 多数票60分钟
VHDL 1 位全加法器60分钟

1个讨论话题总计10分钟

自我介绍10分钟

本模块将进一步探讨如何使用 VHDL 语言进行逻辑设计。将介绍和讲解许多组合和同步逻辑电路的实例，包括触发器、计数器、寄存器、存储器、三态缓冲器和有限状态机。讲解并演示了分层设计方法和模块化设计技术。还介绍了如何创建测试台，作为设计验证的一种手段。通过编程作业，学生有充分的机会练习和完善自己的设计技术。

涵盖的内容

10个视频2篇阅读材料1个作业5个编程作业

10个视频总计52分钟

学习 VHDL 语言（介绍）1分钟
组合电路4分钟
同步逻辑：锁存器和触发器4分钟
同步逻辑：计数器和寄存器6分钟
巴士和三态缓冲区3分钟
模块化设计： VHDL 中的组件、生成和循环3分钟
VHDL 中的测试台：组合式8分钟
VHDL 中的测试平台：同步5分钟
VHDL 中的存储器7分钟
VHDL 中的有限状态机8分钟

2篇阅读材料总计130分钟

第二周阅读120分钟
第 2 周编程作业文件10分钟

1个作业总计30分钟

第二单元测验30分钟

5个编程作业总计480分钟

VHDL 74LS163 二进制计数器120分钟
VHDL 创建内存60分钟
VHDL 有限状态机60分钟
VHDL ALU120分钟
VHDL FIFO120分钟

本模块介绍用于逻辑设计的 Verilog 语言的基础知识。它介绍了如何使用 Verilog 作为 FPGA 和 ASIC 逻辑设计的设计入门方法，包括 Verilog 的发展历史。然后用一个简单的例子（4 位比较器）作为该语言的第一个短语。然后讲解 Verilog 规则和语法，以及语句、运算符和关键字。最后，使用仿真工具 ModelSim 演示了如何使用仿真来测试 Verilog 电路设计。编程作业用于开发技能和巩固所介绍的概念。

涵盖的内容

9个视频2篇阅读材料1个测验1个作业4个编程作业

9个视频总计92分钟

Verilog 寓教于乐（介绍）3分钟
您的第一个 Verilog 短语11分钟
Verilog 规则和语法；关键字和标识符；Sigasi/Quartus 编辑12分钟
Verilog 语句和运算符16分钟
Verilog 模块、端口模式和数据类型10分钟
Verilog 结构10分钟
使用 ModelSim 进行测试5分钟
Verilog 评估11分钟
提交 Verilog 编程作业10分钟

2篇阅读材料总计80分钟

第 3 周阅读70分钟
第 3 周编程作业文件10分钟

1个测验总计20分钟

Verilog 查找错误20分钟

1个作业总计30分钟

第 3 单元测验30分钟

4个编程作业总计180分钟

Verilog 2 位比较器30分钟
Verilog 更正错误60分钟
Verilog 多数票30分钟
Verilog 4 位全加法器60分钟

本模块将进一步探讨如何使用 Verilog 语言进行逻辑设计。将介绍和解释许多组合和同步逻辑电路的实例，包括触发器、计数器、寄存器、存储器、三态缓冲器和有限状态机。讲解并演示了分层设计方法和模块化设计技术。还介绍了如何创建测试台，作为设计验证的一种手段。学生有充分的机会按照编程作业的要求编写代码，练习和完善自己的设计技术。

涵盖的内容

10个视频2篇阅读材料1个作业5个编程作业

10个视频总计48分钟

学习 Verilog 语言（入门）3分钟
组合电路5分钟
同步逻辑：锁存器和触发器3分钟
同步逻辑：计数器和寄存器5分钟
巴士和三态缓冲区3分钟
Verilog 模块化设计3分钟
Verilog 测试平台7分钟
Verilog II 中的测试平台2分钟
使用 Verilog 的存储器4分钟
Verilog 有限状态机7分钟

2篇阅读材料总计25分钟

第 4 周阅读15分钟
第 4 周编程作业文件10分钟

1个作业总计30分钟

第 4 单元测验30分钟

5个编程作业总计480分钟

Verilog 74LS161 二进制计数器120分钟
Verilog 创建内存60分钟
Verilog 有限状态机60分钟
Verilog ALU120分钟
Verilog FIFO120分钟

获得职业证书

将此证书添加到您的 LinkedIn 个人资料、简历或履历中。在社交媒体和绩效考核中分享。

攻读学位

课程是 University of Colorado Boulder提供的以下学位课程的一部分。如果您被录取并注册，您已完成的课程可计入您的学位学习，您的学习进度也可随之转移。

位教师

授课教师评分

4.2 (239个评价)

Timothy Scherr

University of Colorado Boulder

5 门课程113,785 名学生

提供方

University of Colorado Boulder

从电气工程浏览更多内容

状态：免费试用
University of Colorado Boulder
FPGA Design for Embedded Systems
专项课程
状态：免费试用
University of Colorado Boulder
Introduction to FPGA Design for Embedded Systems
课程
Politecnico di Milano
FPGA computing systems: Background knowledge and introductory materials
课程
状态：预览
Politecnico di Milano
FPGA computing systems: A Bird’s Eye View
课程

人们为什么选择 Coursera 来帮助自己实现职业发展

Felipe M.

自 2018开始学习的学生

''能够按照自己的速度和节奏学习课程是一次很棒的经历。只要符合自己的时间表和心情，我就可以学习。'

Jennifer J.

自 2020开始学习的学生

''我直接将从课程中学到的概念和技能应用到一个令人兴奋的新工作项目中。'

Larry W.

自 2021开始学习的学生

''如果我的大学不提供我需要的主题课程，Coursera 便是最好的去处之一。'

Chaitanya A.

''学习不仅仅是在工作中做的更好：它远不止于此。Coursera 让我无限制地学习。'

学生评论

4.4

609 条评论

5 stars
60.65%
4 stars
26.88%
3 stars
6.72%
2 stars
2.78%
1 star
2.95%

显示 3/609 个

已于 Oct 27, 2020审阅

I think this is a good start in learning how to write VHDL and Verilog.

已于 Sep 4, 2024审阅

The course has been incredibly informative, and I’ve gained a lot from it. The assignments were very helpful in strengthening my practical skills in both VHDL and Verilog. Many thanks to the team!

已于 May 6, 2020审阅

FIFO assignments in both Verilog and VHDL should define purpose of all the internal nets and registers listed in the problem.

查看更多评论